#### MULTIPROCESSOR DATA PROCESSING SYSTEM

Publication number: RU2139566 (C1)

Publication date: 1999-10-10

GANAGA S V; GROMOV D V; ZAJTSEVA A L; NIKIFOROV A JU;

SKOROBOGATOV P K; CHUMAKOV A I

EHKSPERIMENTAL NOE N PROIZV OB; NENIE SP EHLEKTRONNYE SISTEMY Classification:

- international:

G06F15/16; H04B10/00; G06F15/16; H04B10/00; (IPC1-7): G06F15/16; H04B10/00

- European:

Application number: RU19970114997 19970904

Priority number(s): RU19970114997 19970904

### Abstract of RU 2139566 (C1)

FIELD: computer engineering. SUBSTANCE: system has computer modules, module-to-module exchange bus control devices, shareable memory units, input/output control devices, data exchange controllers, module-to-module exchange buses, local buses, and asynchronous fiber-optic interconnecting line for processor modules. EFFECT: improved speed and simplified design of system.

Data supplied from the esp@cenet database --- Worldwide

20





# (19) RU (11) 2 139 566 (13) C1 (61) MIK6 G 06 F 15/16, H 04 B 10/00

РОССИЙСКОЕ АГЕНТСТВО ПО ПАТЕНТАМ И ТОВАРНЫМ ЗНАКАМ

# (12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ РОССИЙСКОЙ ФЕДЕРАЦИИ

- (21), (22) 3agg(a): 97114997/09, 04.09,1997
- (24) Дата начала действия патента: 04.09.1997
- (46) Дата публикации: 10.10.1999
- (56) Ссылки: SU 1436714 A1, 30,12,90, US 4509117 A. 02.04.85, US 4501021 A. 19.02.85, SU 1683039 A1, 07.10.91. SU 1337902 A1, 15,09.87, Хоровиц П, И др. Искусство схемотехники. Издание 3-е, - М.: Мир, 1986, T.2, c.44 - 50, 117 - 118, 122 - 129, 162 -164, 137 - 139. Амбарцумян М.А. и др. Волоконно-оптические линии связи становление отечественного рынка. Лазерная техника и оптоэлектроника. - М.: 1992, N 3 -4, с.6 - 8. Коллман М.Н.Д. Оптические кабели связи. Лазерная техника и оптоэлектроника. -М.: 1992. N 3 - 4. c.41 - 45. Преснухин Л.Н. МикроЭВМ, Семейство ЭВМ "Электроника К1". -М.: Высшая школа, 1988, кн.3, с.9 - 30. Преснухин Л.Н. МикроЭВМ. Персонально-профессиональные ЭВМ. - М.: Высшая школа, 1988, кн.5, с.18 - 22. Стрыгин В.В. и др. Основы вычислительной микропроцессорной техники и программирования, 2-е изд. - М.: Высшая школа, 1989, с.109 - 111, 128 - 139, 141 -159. Рош У.Л.Библия по техническому обеспечению Уинна Роша. - М.: МХХК. Динамо. 1992, c.37 - 51, 71 - 72, 109 - 113.
- (98) Адрес для переписки: 107066, Москва, ул. Новая Басманная 20, ГосЦНИРТИ, БРИЗ

контроллеры

данными, шины межпроцессорного обмена,

обмена

- (71) Заявитель: Экспериментальное научно-производственное объединение "Специализированные электронные системы"
- (72) Изобретатель: Ганага С.В., Громов Д.В., Зайцева А.Л., Никифоров А.Ю., Скоробогатов П.К., Чумаков А.И.
- (73) Патентообладатель: Экспериментальное научно-производственное объединение "Специализированные электронные системы\*

co

9


S

(54) МНОГОПРОЦЕССОРНАЯ СИСТЕМА ОБРАБОТКИ ДАННЫХ

(57) Pecbepar: Многопроцессорная система обработки данных относится к вычислительной технике и может быть использована высокопроизводительных многопроцессорных системах обработки данных. Техническим результатом заявленного изобретения является повышение быстродействия и упрощение конструкции системы. Для этого система содержит процессорные модули. **устройства** управления шицами межпроцессорного обмена, блоки общей памяти, устройства управления

вводом-выводом,

шины, асинхронную оптоволоконную межпроцессорную магистраль. 2 ил.





# (51) Int. CI.<sup>6</sup> Q 06 F 15/16, H 04 B 10/00

RUSSIAN AGENCY FOR PATENTS AND TRADEMARKS

## (12) ABSTRACT OF INVENTION

- (21), (22) Application: 97114997/09, 04.09.1997
- (24) Effective date for property rights: 04.09.1997
- (46) Date of publication: 10.10.1999 (98) Mail address:
- 107066, Moskva, ul.Novaja Basmannaja 20, GosTsNIRTI, BRIZ
- (71) Applicant:
- Ehksperimental'noe nauchno-proizvodstvennoe ob"edinenie "Spetsializirovannye ehlektronnye sistemy"
- (72) Inventor: Ganaga S.V., Gromov D.V., Zajtseva A.L., Nikiforov A.Ju., Skorobogatov P.K., Chumakov A.I.

ehlektronnye sistemy\*

(73) Proprietor.
Ehksperimental'noe nauchno-proizvodstvennoe ob\*edinenie "Spetsializirovannye


9

2

(54) MULTIPROCESSOR DATA PROCESSING SYSTEM

(57) Abstract:

FIELD: computer engineering. SUBSTANCE: system has computer modules, system has computer modules, module-to-module exchange bus control devices, shamable memory unlist, input/output control devices, data exchange controllers, module-to-module exchange buses, local buses, and asynchronous fiber-optic inferoronecting line for processor modules. EFFECT: improved speed and simplified design of system 2 dwg



Z

39566

Изобретение относится к вычислительной технике, в частности к архитектуре высокопроизводительных многопроцессорных систем обработки данных.

Известно устройство обработви данных для многогрофиссорной остимы, которая осредния № процессорных модулей, остемьную цияну и М внешных устройств, грс. N и М целые числа больше единицы. В соотав важдого процессорных модуле вкодит процессор, повытымы памяти процессор, повытымы памяти процессор, региотр обрабо в примутаторы, региотр данных, региотр адреми и блок управления (1). Недостатком такой многогрофиссором.

педостатком таком вногопроцессорном системы является уменьшение ее быстродействия при увеличении количества процессорных модулей,

Наиболее бликой к предпагаемому устройству по технической сущности и большему числу совпадающих признаков является многопроцессорная системы, освержащая две шины межироцессорного обмена, два устройства угравления этими шинами. И процессорных модутей, де И число больше единицы, И покальных шин, И блоков общей памити и N устройств

управления вводом-выводом [2].
Квикдое устройство управления шинами межпроцессорного обмена имеет одни входы-выходы, которые соединены с первой и второй шинами межпроцессорного обмена соответственно.

Каждый процессорный модуль имеет гять жогоде-выходов: первам пара — первые и вторые входы-выходы, вторая пара — первые и вторые входы-выходы, вторая пара — первый и второй кожды-выходы. Вторая пара — первый вижным межироцесорного обмена и пятые входы-выходы — первые и второй кожда-выходы — входы в пород пар входы-выходы — входы пара и в пород и в первые в пород пара в пород и в пород в пород и в поро

Каждый блок общей памяти имеет трое аходов-выходов. Первый и второй аходы-выходы каждого блока соединены соответственно с первой и второй шинами межпроцессорного обмена. Третъи аходы-выходы 1-го блока общей памяти соединень с 1-й локальной шиной.

Z

ယ

ဖ

Ġ

ക

ത

Устройства управления вводом-выводом имеют одни входы-выходы. Входы-выходы і-го устройства управления соединены с і-й локальной шиной.

Каждый процессорный модуль содержит процессор, блок памяти, арбитр доступа к шинам и устройство управления прямым доступом в память. Причем вход-выход обмена процессора соединен через внутреннюю шину с первыми входами-выходами обмена блока памяти и устройства управления прямым доступом в память, внутренним информационным входом-выходом арбитра доступа к шинам и с третьим входом-выходом обмена модуля, вторые входы-выходы обмена блока памяти и устройства управления прямым доступом в память соединены через дополнительную шину с дополнительным входом-выходом арбитра доступа к шинам. Входы-выходы запросов доступа к шинам процессора и устройства управления прямым доступом в

память подключены к соответствующим входам-выходам арбитра доступа к шинем. Входы-выходы запросов доступа к первой и второй шинам межпроцесорного обмена первый и второй информационные входы-выходы арбитра доступа к шинам образуют первый и второй входы-выходы

обмена модуля соответственно.
Работа этой системы состоит в спрационем загружие операционной системы производител при инвидиязыващие системы производител при инвидиазыващие системы вводом-енведом, пибо из постоинной павити (одного из блюкое общей павити). С угоройств управления вводом-енведом инвидируется поределенные задачи, могорая загружиется в гороцессорные модули. При выполнения задачи минели данными макту разными процессорными модулями. Такие собмень сосуществляются посредствения обмень собмень сосуществляются посредствения собмень собмень соуществляются посредствения с

межпроцессорного обмена. 
Медорогатком протогина является резкое 
возрастание времени ожидания доступа к 
шинам межпроцессорного обмена при 
увеличении количества процессорных 
модупей N, что приводит к снижению 
быстродействии устройствах

Система-прототип предназначена решения задач, сопряженных с немногочисленными обменами данными между отдельными подзадачами, выполняемыми разными процессорными модулями. Другой недостаток прототипа состоит в том, что при увеличении количества процессорных модулей N возрастает время простаивания процессора (без выполнения каких-либо операций) в период ожидания освобождения устройства вследствие синхронного режима работы шин межпроцессорного обмена. Прототип не может быть использован для задач, большого требующих существенно

7 постоянный характер). Техническим результатом изобретения является повышенное быотродействие системы при наращивании количества процесорных модулёй до любого чентного ченста N больше двух и как следствие расширение игласа решаемых задач.

количества таких обменов (тем более, если

подобные обмены имеют практически

Тах-ич-косий результат изобретения долинается за очет гото, что многопроцессорная система обработи данных сосражит NZ пара первых и вторых управления шневым мехпроцессорного обмена, NZ пар первых и вторых управленых шня, NZ пар первых и вторых управленых шня, NZ пар первых и вторых управленых шня, NZ пар первых и вторых управления вторых управления водом в торых усторий управления водом в торых усторий управления водом вызором. NZ и контроллеров обмена данными и

межпроцесорную магистраль.
Каждор вервое и егорое устройство
9 управления шинами межпроцесоорного
обмена имеет один входы-выходы Входы-выходы И пары таких устройств, где ј
= 1, 2, 3, NZ, создунены с первой изгорой цинами межпроцесоорного обмена Ј-й
пары шин соответственно.

асинхронную оптоволоконную

Каждый процессорный модуль имеет пять

-

входов-выходов: первая пара - первые и вторые входы-выходы, вторая пара - первый и второй вход-выход линий запроса доступа к шинам межпроцессорного обмена и пятые входы-выходы. Первая пара первых и вторых входов-выходов каждого процессорного модуля ј-й пары модулей соединены соответственно с первой и второй шинами межпроцессорного обмена і-й пары шин. Вторая пара первого и второго входа-выхода каждого процессорного модуля Нй процессорной пары линий запроса соединены соответственно с первой и второй шинами межпроцессорного обмена і-й пары шин. Пятые входы-выходы первого и второго процессорного модуля і-й процессорной пары модулей соединены ссответственно с первой и второй локальными шинами ј-й пары покальных шин.

Каждый блок общей памяти имеет трое входов-выходов. Первый и второй входы-выходы первого и второго блока ј-й пары таких блоков соединены соответственно с первой и второй шинами межпроцессорного обмена і-й пары таких шин. Третьи входы-выходы ј-й пары блоков общей памяти соединены с первой и второй локальной

шиной ј-й пары таких шин.

Устройства управления вводом-выводом имеют двое входов-выходов. Первые входы-выходы первого и второго устройства упрввления ј-й пары таких устройств соединены соответственно с первой и второй локальными шинами і-й пары таких шин. Вторые входы-выходы первого и второго устройства управления ј-й пары таких устройств соединены соответственно с первым и вторым входами-выходами і-го контроллера обмена данными.

Каждый контроллер обмена данными имеет трое входов-выходов. Первая пара входов-выходов ј-го контроллера соединены с ј-й парой устройств управления вводом-выводом. Третьи Входы-выходы каждого контроллера соединены с

асинхронной оптоволоконной

Z

2

63

"

O

ര

ത

межпроцессорной магистралью. В состав каждого процессорного модуля входят процессор, блок памяти, арбитр доступа к шинам межпроцессорного обмена, внутренней и дополнительной шинам, устройство управления прямым доступом в память, внутренняя и дополнительная шины, линии запроса доступа к шинам межпроцессорного обмена и к внутренней и дополнительной шинам устройства управления прямым доступом в память и к внутренней шине процессора, а также линии запроса доступа к первой и второй шинам межпроцессорного обмена.

Отличительными признаками изобретения являются: асинхронная оптоволохонная межпроцессорная магистраль, N/2 контроллеров обмена данными. дополнительные N/2 - 1 пар шин межпроцессорного обмена, N/2 - 1 пар **устройств** управления межпроцессорного обмена, выполнение устройств управления вводом-выводом со дополнительными вторыми входами-выходами, а также электрические связи между введенными элементами.

Структурная схема многопроцессорной системы обработки данных и ее работа поясняются чертежами.

На фиг. 1 представлена структурная схема многопроцессорной системы обработки данных.

На фиг. 2 представлена типовая конструкция оптоволоконной межпроцессорной магистрали.

На фигурах введены обозначения:

1 - первая межпроцессорная шина обмена:

2 - вторая межпроцессорная шина обмена;

3 - второе устройство управления шиной 2; 4 - первое устройство управления шиной

5 - блок общей памяти с тремя входами-выходами;

6 - Ilboneccop:

7 - блок памяти;

8 - арбитр доступа к шинам 1, 2, 11 и 12;

9 - устройство управления прямым доступом в память; 10 - устройство управления

вводом-выводом с двумя входами-выходами; 11 - внутренняя шина;

12 - попопиительная нима: 13 - линия запроса доступа к шинам 1, 2,

11, 12 устройства управления прямым доступом в память;

14 - линия запроса доступа к шинам 1, 2, 11 процессора; 15 - линия запроса доступа к шине 1;

16 - линия запроса доступа к шине 2; 17 - локальная шина:

18 - контроллер обмена данными с тремя входами-выходами;

19 - асинхронная оптоволоконная межпроцессорная магистраль; 20 - процессорный модуль (ПМ) с пятью

входами-выходами; 21 - трубки с оптическими волокнами;

22 - наполненные трубки и междоузлия; 23 - диэлектрический упрочняющий

элемент: 24 - ленты обмотки:

25 - полиэтиленовая оболочка. Шины 1 и 2, внутренняя шина 11, дополнительная шина 12, линии 13, 14, 15, 16 запроса доступа к шинам и локальная шина

17 выполнены на основе полупроводниковой техники [3]. Оптоволоконная межпроцессорная магистраль 19 представляет собой шину, выполненную на основе оптического волокна

Устройства 3 и 4 управления шинами межпроцессорного обмена, блок 5 общей памяти, процессор 6, блок 7 памяти, арбитр 8 доступа к шинам, устройство 9 управления прямым доступом в память, устройство 10 управления вводом-выводом, контроллер 18 обмена данными являются типовыми устройствами электронно-вычислительной техники и могут быть выполнены по известным схемам (см., например [4], [5], [6]).

Оптоволоконная межпроцессорная магистраль 19 представляет собой кабель, выполненный на основе оптических волокон (фиг. 2). Кабель содержит трубки 21 с оптическими волокнами, наполненные трубки 22 и междоузлия, неметаллический упрочняющий элемент 23, ленты обмотки 24 и

полиэтиленовую оболочку 25.

Технология изготовления оптоволоконной межпроцессорной магистрали 19 начинается на заводе с момента получения намотанных на катушки оптических волокон с паспортами и результатами измерения затухания.

Результаты измерения записываются в компьютер, поэтому можно сравнить их с параметрами отдельных вопокон. находящихся в кабеле. Для изготовления трубок применяется полиизобутилен. Оптические волокна в трубке помещают в кабель при помощи крутильной машины с точным измерением напряжений. Трубки спирально наматываются вокруг центрального упрочняющего элемента и могут разделяться стальной лентой или диэлектрическим материалом, При этом применяется наполнитель и обвивающая лента, Изготовленный таким образом элемент перед заполнением проверяется, что является стандартной операцией при изготовлении кабелей. На первую оболочку накладывается бронировка, для чего применяется негофрированная стальная пента, а волнообразность получается во время ее укладки. На ленте нанесен полимер, который соединяет внешнюю оболочку с лентой. После чего проводятся измерения параметров кабеля. Оптические волокна соединяются механически или методом сварки. Во всех соединениях основную роль играет перпендикулярность торцов оптических волокон к оси волокон. Для резки торцов используется алмазный прибор.

Многопроцеосорная система обработки данных оодрячит две пары первых и эторых шин 1 и 2 межпроцеосорного обмена, две пары первых и эторых уторойкта 3 и 4 управления шинами мемпроцеосорного обмена, две пары поредых им мемпроцеосорного обмена, две пары процеосорных модутав? 20, две пары процеосорных модутав? 20, две пары процеосорных модутав? 20, две пары по управления возодим-выводом, два контролпера 18 обмена данными и воискронию отговолюсниями

межпроцессорную магистраль 19.

N

ω

ဖ

Ġ

a

6

C

Каждое устройство 3 и 4 управления шинами 1 и 2 межпроцессорного обмена имеет одни входы-выходы. Входы-выходы первого и второго устройств 3 и 4 ј-й пары, тде ј = 1 и 2, соединены с первой и второй шинами 1 и 2 межпроцессорного обмена ј-й пары, такку пиме соттавтовения.

Каждый процессорный модуль 20 имеет пять входов-выходов: первая пара - первые и вторые входы-выходы, вторая пара - первый и второй вход-выход линий 15 и 16 запроса доступа к шинам межпроцессорного обмена и пятые входы-выходы. Первая пара - первые и вторые входы-выходы ј-й процессорной пары соединены с первой и второй шинами 1 и 2 межпроцессорного обмена ј-й пары шин, Вторая пара - первый и второй вход-выход ј-й процессорной пары линий 15 и 16 запроса доступа к шинам 1 и 2 межпроцессорного обмена соединены с первой и второй шинами межпроцессорного обмена ј-й пары шин. Пятые входы-выходы ј-й процессорной пары модулей 20 соединены с одной локальной шиной 17 соответствующей і-й пары

локальных шин. Каждый блок 5 общей памяти имеет трое входое-енходое. Первый и второй входы-енходов 1-й пары таких блокое соединены с первой и второй шинами 1 и 2 межгроцесоротого обмена 1-й пары таких шин, а треты входы-енходы первого и второго блока 5 1-й пары блокое соединены с первой и второй, локальными шинами 1-й пары таких шин. Устройства 10 управления воздом-выводом-выводом менот двое воходом-выходом (Превые воходы-выходы» (На пары такж устройства соединены соответственно с переой и второй покальными шинами 17 /-й пары такж шин. В торые воходы-выходы персого и егорого устройства 10 управления воходом-выходом (И пары такж устройства пары меному регубита парым воходами для соеторого устройства парым воходами для соеторого устройства парым воходами-выходами (то контроллера 18 обмена данными.

Каждый контроллер 18 обмена данными имеет трое входов-выходов. Первая пара входов-выходов, контроллера соединены с ј-й парой устройств 10 управления вводом-выводом. Третъм входы-выходы то каждого контроллера соединены с каждого контроллера соединены с

асинхронной оптоволоконной межпроцессорной магистралью 19.

В состав каждого процессор-ного модуля жодят процессор 6, пок явмят и 7, арбитр 8 доступа к шинам 1, 2, 11 и 12, устройство 9 управления прямым доступом в память к, внутренням и дополнительная шины 11 и 12, иним и 13 авпроса доступом з гамогіства 9 управлення прямым доступом в память к шинам 1 и 2 межпроцессоросто обмена и к внутренняй и дополнительным шинам 11 и 10 и линим 11 ч запроса доступа процессов шинам 1, 2 и 11, а также линии 15 и 16 запроса доступа к первеби і второбі шинам 1 и такого запоса доступа к первеби і в торобі шинам 1 и такого запоса доступа к первеби і в торобі шинам 1 и такого запоса доступа к первеби і в торобі шинам 1 и такого запоса доступа к первеби і в торобі шинам 1 и торобі шинам 1 и

2 межпроцессорного обмена. Предпоженняя система функционирует спедующим образом. При инициализационной системы прожводится затружа опревдиционной системы либо из устройств 10, либо из постоянной памяти (одкето из блюков 5), С устройств 10 инициируется определенная задача, поторя догуркеется в процессорные

модули. В процессе выполнения задачи имеют место обмены данными между отдельными подзадачами, выполняемыми разными ПМ, разными парами ПМ 20.

Рассмотріми обмені данными между первым процессорным холулей Пім, тервой процессорных молулей Пім, ти блоком 7 второго процессорного модуля Пім, та обі же пары. Он осуществляется аналюгично процессу обичена данными между одним Пім і блоком 7 любого другого Пім в се истемен-прототите. Процессор 6 или устройство 6 первого Пім 1 бращаются по 6 первого Пім 1 первого Пім 1

конкретному адресу в адресном пространитея системы, огносиценуют к адресом второго ПМи<sub>2</sub>, выдвавя синтал о запросе доступа на шины 11 или 12 добитру 8 по осответствующим линиям 13 и 14. Арбитр 8 первого ПКИ<sub>1</sub>, наигимирует каждый адрес при обменах по шинам 1, 2, 11 и 12. Если адрес двиных находится за пределами внутренной шины 11, покальной шины 17, то арбитр 8 передает запросы на захват шин 1 и 2

устройствами 3 и 4 по состветствующим линиям 15 и 16. Первсе из совободившихся от собменое по шинам 1 и 2 устройство 3 или 4 разрешает захват шины 1 или 2 первому ГМ 11. Арбитр 8 переоставляет доступ процессору 6 или устройству 9 к

соответствующей шине 1 или 2 по шине 11 или 12, и перый ПИН<sub>11</sub> на захваченной шине 1 или 2 организует цикл обращения, в котором на шину 1 или 2 выставляются адрес и данные, поступившие с процессора 6 или устройства 9. Этот адрес анализируются а

-5-

арбитром 8 второго ПМ<sub>12</sub>, который организует доступ к указанному адресу в своем адресном пространстве (ячейки памяти блока 7, регистры управления устройства 9, регистры устройства 10) по шине 11 или 12. причем, если обмен направлен к блоку 7, то доступ организуется по дополнительной шине 12, в ином случае - по внутренней шине 11, приостанавливая на время одного обмена работу процессора 6. Если процессор 6 второго ПМ12 обращается для обмена к первому модулю, то производится аналогичная процедура захвата второй шины межпроцессорного обмена 1 или 2 и обращение к памяти первого ПМ 11, не замедляя при этом работу процессоров 6 и обеспечивая таким образом "прозрачный" канал обмена данными между двумя ПМ 20 любой из пап

Аналогичным образом вадется обмен ПМ 1 с общей памятыю 5, причем, а если блок 5 общей памяти, к которому организуется обращение ПМ 1, подключен к локальной шине 17 первого ПМ1, то обмен производится по локальной шине 17, а если блок 5 подключен к локальной шине 17 второто ПМ2, то обмен организуется по завесит от темущего осстояния системы и тользователь имеет дело только с физическомих аррассым княст памяти.

Устройства 3 и 4 равномерно распределяют доступ к шинам 1 и 2 между ПМ 20 каждой пары ПМ. При необходимости обмена между ПМ 20 любой пары или с блоком 5 большими блоками данных используются устройства 9 прямого доступа в память. Процессор 6 задает в регистры устройства 9 начальные адреса в блоке 7 памяти другого источника (блока 7 второго ПМ12 или блока 5), длину блока и дает команду начала передачи. Устройство 9 начинает обмен, используя дополнительную шину 12 для обмена с блоком 7 и внутреннюю шину 11 для доступа к блоку 5 общей памяти по локальной шине 17. Устройство 9 может вести обмен между любыми областями адресов памяти системы, в том числе перемещение массивов данных в блоке 7 памяти или в блоке 5 общей памяти.

z

ဖ

Ö

ര

ത

Рассмотрим теперь процесс обмена данными между двумя парами процессорных модулей ПМ<sub>1</sub> и ПМ<sub>2</sub>. Процессор ПМ<sub>11</sub> из первой пары ПМ<sub>1</sub> 6 задает в регистры устройства 9 этого же ПМ<sub>11</sub> начальные адреса в блоке 5 общей памяти второго ПМ22 другой пары ПМ2, длину блока данных и дает команду начала передачи. Устройство 9 ПМ 11 обращается по конкретному адресу в адресном пространстве системы. относящемуся к адресам второго ПМ 22 второй пары ПМ2, выдавая сигнал о запросе доступа на шину 11 арбитру 8 по линии 13. Арбитр 8 запрашивающего ПМ 11 анализирует указанный адрес и предоставляет доступ к локальной шине 17 устройству 9, которое после этого начинает обмен, выставляя адрес и данные на внутреннюю шину 11 и используя ее для доступа к устройству 10 управления вводом-выводом по локальной шине 17. Из устройства 10 адрес и данные поступают в

контроллер 18 обмена данными (где произходит преобразование электрическох оиналов в световые), откуда выставляются на земехронную оптоволосинную межпроцесосриую министраль 19. Указанный дерее анализируется арбитами 6 всех ГМ 20 других пар ПМ, а ПМ, которому принадлежит этот адрес, органажует доступ к указанныму адресу в своем адресным пространстве (кнейки общей памяти в Учера в ситем и протранстве (кнейки общей памяти в Учера в ситем протранстве в собым протранстве в собым протранстве в собым протранстве из принами протранстве в пределами произходим протранстве и принами протранстве в пределами протранстве и име тот стану пределами пределами предела

Функциональное назначение входов-выходов устройств и блоков системы Устройства 3 и 4 управления шинами 1 и 2 межпроцессорного обмена имеют одни входы-выходы, которые предназначенные для управления цинами.

Процессорные можули 20 имеют по лять входое-выходов. Первая парва - первые и вторые входы-выходы этой пары предназаченны для обмена двиными 0 арбитров 6 с шинами 1 и 2 межпроцессорного обмена. В тороя пара - первый и эторой вход-выход второй пары линий предназачены для запроза доступа к шиным межпроцессорного обмена. Пятые входы-выходы отумат для обмена двиными с

25 жХоды-выходы служат для сохиена дан-ными с ложаль-ным шинами 17. и имеют по трое входы-выходов. Первый и второй входы-выходов. Первый и второй входы-выходов служат для обмена двиными междуу этими блоками и шинами 1 и 2 межпроцессорного обмена. Третьи

входы-выходы і-го блока общей памяти служат для обмена данными с локальными шинами ... Устройства 10 управления

вводом-выводом имеют двое входов-выходов, которые предназначены для управления ложальными шинами 17 и контроллером 18 обмена данными.

Конгроллеры 18 обмена данными имеют трое эколон-выходав Первая пара входов-выходов ј/го по-конгроллера преднавачена для данных устройств 10 управления воздом-выходом ј-й пары. Треты входы-выходы каждого конгроллера служат для передачи данных в асичкронную оптоволожнум межероцессорную

магистраль, Источники информации:

Лазерная

4.

Авторское свидетельство СССР N 1683039, G 06 F 15/16, 1991.
 Авторское свидетельство СССР N

1436714, G 06 F 15/16, 1990.
3. Хоровиц П., Хилл У. Искусство схемотехники: в 2-х томах, Т.2/Пер. с английского. Изд. 3-е, стереотип.-М.: Мир. 1986, 590 с., ил.

оптоэлектроника.-1992, в. 3-4, с. 6-8 и 41 - 45. 5. Микро-ЭВМ. В 8 кн.: Гіракт. пособие/Под ред. Прескуркина. Кн. 3: Семейство ЭВМ "Электроника К1". Кобылинский А.В., Горячев А.В., Сабадаш Н.Г., Орценко В.В., М., Высшая школа. 1988. С 1991, ил.

техника

Микро-ЭВМ: В 8 кн.: Практ. пособие/Под ред. Преснухина. Кн. 5. Персонально - профессиональные ЭВМ. Лопато Г.П., Неменман М.Е., Пъхтин В.Я., Тикменов В.Н. - М.: Высиая школа, 1988, с.143, ил.

Формула изобретения: Многопроцессорная система обработки данных, содержащая пару шин

межпроцессорного обмена - первую и вторую шины межпроцессорного обмена, пару **УСТРОЙСТВ** управления шинами межпроцессорного обмена - первое и второе устройства управления шинами межпроцессорного обмена, N процессорных модулей, где N - целое число больше двух, N блоков общей памяти, N локальных шин и N устройств управления вводом-выводом, каждое устройство управления шинами межпроцессорного обмена имеет один вход-выход, соединенный с соответствующей шиной межпроцессорного обмена, каждый процессорный модуль имеет пять входов-выходов: первая пара - первые и вторые входы-выходы арбитра доступа к шинам межпроцессорного обмена, вторая пара - первый и второй входы-выходы линий запроса доступа к шинам межпроцессорного обмена и пятые входы-выходы, при этом первый и второй входы-выходы первой пары модулей процессорных соединены соответственно с первой и второй шинами межпроцессорного обмена, пятые входы-выходы каждого процессорного модуля соединены с одной локальной шиной, каждый блок общей памяти имеет по три первый и второй входа-выхода, входы-выходы первой пары блоков общей памяти соединены соответственно с первой и второй шинами межпроцессорного обмена, а третьи входы-выходы каждого блока общей памяти соединены с одной локальной шиной, устройство управления кажпое вводом-выводом имеет один вход-выход, который соединен с одной локальной шиной,

отличающаяся тем, что в нее введены асинхронная оптоволоконная межпроцессорная магистраль, N/2 -1 пар шин межпроцессорного обмена, где N - четное число, N/2 - 1 пар устройств управления шинами межпроцессорного обмена и N/2 контроллеров обмена данными, при этом N устройств управления вводом-выводом снабжены вторыми дополнительными входами-выходами, каждый ј-й контроллер 10 обмена данными, где j = 1, 2, ..., N/2. имеет три входа-выхода, первые и вторые входы-выходы контроллера соединены с дополнительными входами-выходами первого второго устройств управления вводом-выводом ј-й пары устройств

и второго устройств управления вводом-выводом ј-й пары устройств управления вводом-выводом, а все третьи - с асинхронной отговолоконной межпроцессорной магистралью, входы-выходы первых и вторых устройств

управления шинами межпроцессорного обмена веденных N/2 - 1 пар устройств угравления шинами межпроцессорного обмена соединены соответственно с первыми и вторым шинами межпроцессорного обмена введенных N/2 - 1 пар шин межпроцессорного обмена, первая и в торая пары

26 ходол-выходия № 2 - 1 пар процессорных модулей соедиемы с первой и этом обращим может первой и второй шиннами можуроцесорного обмена № 2 - 1 пар шин можуроцесорного обмена № 2 - 1 пар блоков общей пакти соединемы с первой и этом общей пакти соединемы и пакти соединемы и по том общей пакти соединемы с первой и этом общей пакти с общей пакти с первой и этом общей пакти с пакти с пакти с пакти с первой и этом общей пакти с пакти с пакти с пакти с пакти с пакти

139566 C

70

1395

O

റ


-

60

40

45

sn



Фиг.2

9 9 2 တ က

c 1

7

 $^{R}$ 

ᄱ

5

6 6